An integrated magnetoresistive semiconductor memory system, in which n
memory cells that contain two magnetic layers each separated by a thin
dielectric barrier, and associated word lines and bit lines that cross one
another are vertically stacked in n layers. The system further contains a
decoding circuit for selecting one of the n memory layers. The decoding
circuit, on both ends of a word line or a bit line, is provided with one
configuration each that contains n layer selecting transistors for
selecting one of the n memory layers, and with a line selection transistor
for selecting the respective horizontal word line or bit line on which a
voltage is to be impressed.
Интегрированная магниторезистивная система памяти полупроводника, в которой ячейкы памяти н которые содержат 2 магнитных слоя каждое отделенное тонким диэлектрическим барьером, и связанных линиях слова и сдержали линии что крест один другое вертикальн штабелирован в слоях н. Система более дальнейшая содержит расшифровывая цепь на выбирать один из слоев памяти н. Расшифровывая цепь, на обоих концах линии слова или линии бита, обеспечена с одной конфигурацией каждым которая содержит слой н выбирая транзисторы на выбирать один из слоев памяти н, и с транзистором выбора линии для выбирать соответственно горизонтальную линию слова или линию бита на которой напряжение тока должно быть впечатленным.
