According to the invention, a digital design method for manipulating a
digital circuit netlist is disclosed. In one step, a first netlist is
loaded. The first netlist is comprised of first basic cells that are
comprised of first kernel cells. The first netlist is manipulated to
create a second netlist. The second netlist is comprised of second basic
cells that are comprised of second kernel cells. A percentage of the first
and second kernel cells are selection circuits. There is less chip area
consumed in the second basic cells than in the first basic cells. The
second netlist is stored. In various embodiments, the percentage could be
2% or more, 5% or more, 10% or more, 20% or more, 30% or more, or 40% or
more.
Secondo l'invenzione, un metodo di progettazione digitale per il maneggiamento del netlist del circuito digitale è rilevato. Ad un punto, un primo netlist è caricato. Il primo netlist è contenuto le prime cellule di base che sono contenute le prime cellule del nocciolo. Il primo netlist è maneggiato per generare un secondo netlist. Il secondo netlist è contenuto le seconde cellule di base che sono contenute le seconde cellule del nocciolo. Una percentuale delle prime e seconde cellule del nocciolo è circuiti di selezione. Ci è meno zona del circuito integrato consumata nelle seconde cellule di base che nelle prime cellule di base. Il secondo netlist è immagazzinato. In vari incorporamenti, la percentuale ha potuto essere 2% o più, 5% o più, 10% o più, 20% o più, 30% o più, o 40% o più.
