According to the invention, a digital circuit design embodied in at least
one of a structural netlist, a behavioral netlist, a hardware description
language netlist, a full-custom ASIC, a semi-custom ASIC, an IP core, an
integrated circuit, a hybrid of chips, one or more masks, a FPGA, and a
circuit card assembly is disclosed. The digital circuit design includes
first and second sub-circuits. The first sub-circuits comprise a first
percentage of the digital circuit design and the second sub-circuits
comprise a second percentage of the digital circuit design. Each of the
second sub-circuits is substantially comprised of one or more kernel
circuits. The kernel circuits are comprised of selection circuits. The
second percentage is at least 5%. In various embodiments, the second
percentage could be at least 10%, 20%, 30%, 40%, 50%, 60%, 70%, 80%, 90%,
or 95%.
Según la invención, un diseño de circuito digital incorporado por lo menos a uno de un netlist estructural, de un netlist del comportamiento, de un netlist del idioma descriptivo del hardware, de un lleno-costumbre ASIC, de un ASIC semi-custom, de una base del IP, de un circuito integrado, de un híbrido de virutas, de unas o más máscaras, de un FPGA, y de un montaje de la tarjeta de circuito se divulga. El diseño de circuito digital incluye primero y los segundos secundario-circuitos. Los primeros secundario-circuitos abarcan un primer porcentaje del diseño de circuito digital y los segundos secundario-circuitos abarcan un segundo porcentaje del diseño de circuito digital. Cada uno de los segundos secundario-circuitos se abarca substancialmente de unos o más circuitos del núcleo. Los circuitos del núcleo se abarcan de los circuitos de selección. El segundo porcentaje es por lo menos el 5%. En varias encarnaciones, el segundo porcentaje podía ser por lo menos el 10%, el 20%, el 30%, el 40%, el 50%, el 60%, el 70%, el 80%, el 90%, o el 95%.
