The present invention provides a system and method for performing a memory
test algorithm with a static random access memory (SRAM) unit having a
read control module with no read enable control and write control module
with write enable control. The system and method conduct read and write
operations to the SRAM unit by avoiding simultaneously reading and writing
to the same memory address. Simultaneously reading and writing to the same
memory address is avoided by offsetting the read and write signals
provided to the SRAM unit.
Die anwesende Erfindung liefert ein System und Methode für das Durchführen eines Gedächtnistestalgorithmus mit einer statischen Maßeinheit des RAMS (SRAM), die einen gelesenen Steuermodul ohne gelesen hat, ermöglichen Steuerung und schreiben Steuermodul mit schreiben ermöglichen Steuerung. Die System und Methode Führung las und schreibt Betriebe zur SRAM Maßeinheit, indem sie gleichzeitig vermied, lesend und zur gleichen Speicheradresse schreibend. Gleichzeitig, lesend und zur gleichen Speicheradresse schreibend, wird vermieden, indem man gelesen versetzt und die Signale schreibt, die zur SRAM Maßeinheit bereitgestellt werden.
