The present invention relates to a method for minimizing the number of
standard cells required to implement a digital circuit and for improving
the characterization of new standard cells based on their
context/environment. In addition, a systematic method that utilizes
detailed characterization at the transistor-level on critical areas of the
design for improved characterization and optimization of the entire design
is presented.
Die anwesende Erfindung bezieht auf einer Methode für die Minderung der Zahl den Standardzellen, die erfordert werden, um eine Digitalschaltung einzuführen und für das Verbessern der Kennzeichnung der neuen Standardzellen, die auf ihrem context/environment basieren. Zusätzlich wird eine systematische Methode, die ausführliche Kennzeichnung auf dem Transistor-Niveau auf kritischen Bereichen des Designs für verbesserte Kennzeichnung und der Optimierung des gesamten Designs verwendet, dargestellt.
