TDM bus synchronization circuit and protocol and method of operation

   
   

There is disclosed a data transfer system that uses a TDM serial multiple format and supporting method that is capable of multiplexing and de-multiplexing a number of asynchronous and arbitrarily framed component serial data streams. The data transfer system comprises: 1) a frame data interface circuit capable of receiving incoming data streams from a plurality of asynchronous frame data sources and indicating their frame boundaries with the bit streams; and 2) a transmit buffer and data segmenter coupled to the frame data interface circuit and receiving the incoming data frames therefrom. The transmit buffer/segmenter divides incoming data frames into N-bit data fields and attaches to each N-bit data field an M-bit control field identifying the frame bit boundary and capable of conveying additional control or synchronization information associated with the incoming data frames. Each N-bit data field and the attached M-bit control field comprise a data record to be transmitted. The data records are assembled into a TDM transport formatted datagram consisting of, for example, 28 time slots, each of which is capable of carrying a single data record from a selected serial buffer/segmenter. The data transfer system further comprises a receive buffer coupled to the transmit buffer. The receive buffer reassembles the incoming data frames from the received data records and generates from the synchronization indicia a timing signal associated with the incoming data frames. A receive clock generator uses the receive buffer timing signal to regenerate the individual clock signal associated with each asynchronous serial stream component.

On révèle un système de transfert de données qui emploie un format multiple périodique de TDM et une méthode de soutènement qui est capable de multiplexer et de démultiplexer un certain nombre d'asynchrone et les flux de données périodiques composants arbitrairement encadrés. Le système de transfert de données comporte : 1) un circuit d'interface de données d'armature capable de recevoir les flux de données entrants d'une pluralité de points d'émission de données asynchrones d'armature et d'indiquer leurs frontières d'armature avec les trains binaires ; et 2) un segmenteur d'amortisseur et de données de transmission couplé au circuit d'interface de données d'armature et à recevoir les armatures entrantes de données de là. La transmission buffer/segmenter divise les armatures entrantes de données en zones d'information de N-peu et les attaches à chaque zone d'information de N-peu un champ de commande de M-peu identifiant la frontière de peu d'armature et capable de donner l'information additionnelle de commande ou de synchronisation se sont associées aux armatures entrantes de données. Chaque zone d'information de N-peu et le champ joint de commande de M-peu comportent un enregistrement à transmettre. Les enregistrements sont assemblés dans un datagramme composé par transport de TDM se composant, par exemple, de 28 fentes de temps, dont chacune est capable de porter un enregistrement simple d'un buffer/segmenter périodique choisi. Le système de transfert de données autre comporte un amortisseur de réception couplé à l'amortisseur de transmission. L'amortisseur de réception rassemble les armatures entrantes de données des enregistrements reçus et se produit de l'indicia de synchronisation que un signal de synchronisation a associé aux armatures entrantes de données. Un générateur à horloge de réception emploie le signal de synchronisation d'amortisseur de réception pour régénérer le signal individuel d'horloge lié à chaque composant périodique asynchrone de jet.

 
Web www.patentalert.com

< Method and system for detecting frame slips in a digital communications channel

< Method and apparatus for controlling a read valid window of a synchronous memory device

> Data transmission across asynchronous clock domains

> System and method with improved automatic testing functions for automatic capture verification

~ 00127