A memory system having a semiconductor storage device divided into plural
areas, in which information becomes accessible by specifying an absolute
physical address, and a control section for controlling the semiconductor
storage device is provided. The control section receives a designating
signal for designating one area out of the plural areas of the
semiconductor storage device and a relative physical address independent
by each area and specifies the absolute physical address by adding an
offset address corresponding to the area designated by the designating
signal to the relative physical address so that the semiconductor storage
device is accessed.
Ein Gedächtnissystem, das eine Halbleiterspeichervorrichtung unterteilt ist in plural Bereiche hat, in denen Informationen zugänglich werden, indem sie eine absolute körperliche Adresse spezifizieren, und in einen Steuerabschnitt für das Steuern der Halbleiterspeichervorrichtung wird zur Verfügung gestellt. Der Steuerabschnitt empfängt ein kennzeichnensignal für die Kennzeichnung von von einem Bereich aus den plural Bereichen der Halbleiterspeichervorrichtung und der relativen körperlichen Adresse heraus, die durch jeden Bereich unabhängig ist und spezifiziert die absolute körperliche Adresse, indem er eine Offsetadresse hinzufügt, die dem Bereich entspricht, der durch das kennzeichnensignal der relativen körperlichen Adresse gekennzeichnet wird, damit die Halbleiterspeichervorrichtung erreicht wird.
