Circuit, architecture and method for asynchronous clock domain switching

   
   

A switch for at least two clock domains, comprising (a) first and second synchronizers in a first clock domain, (b) third and fourth synchronizers in a second clock domain, and (c) a state machine configured to interface with said synchronizers, thereby controlling switching between said first and second clock domains.

Een schakelaar voor minstens twee klokdomeinen, die uit (a) eerst en tweede synchroniseurs in een eerste klokdomein, (b) derde en vierde synchroniseurs in een tweede klokdomein, en (c) een toestandsmachine bestaan die wordt gevormd om met bovengenoemde synchroniseurs om te zetten, daardoor controlerende omschakeling tussen eerst gezegd en tweede klokdomeinen.

 
Web www.patentalert.com

< Random reordering system/method for use in ATM switching apparatus

< Vertical adaptive antenna array for a discrete multitone spread spectrum communications system

> Method and system for straight through processing

> Asynchronous data reception circuit of a serial data stream

~ 00127