A cache controller is presented having at least one register. The cache
controller is connected to a cache memory, which is connected to the
register. The cache controller dynamically selects between a cache
management scheme based on a maximum number of programmable writeback
entries and a cache management scheme allowing both writeback entries and
incoming core requests to be allocated based on priority. Also presented
is a device having a single request queue and a corresponding single set
of buffers. The device dynamically selects between a cache management
scheme based on a maximum number of programmable writeback entries and a
cache management scheme allowing both writeback entries and incoming core
requests to be allocated based on priority.
Un regolatore del nascondiglio è presentato avendo almeno un registro. Il regolatore del nascondiglio è collegato ad un'antememoria, che è collegata al registro. Il regolatore del nascondiglio seleziona dinamicamente fra uno schema dell'amministrazione del nascondiglio basato su un numero massimo delle entrate programmabili del writeback e uno schema dell'amministrazione del nascondiglio permettendo sia le entrate del writeback che le richieste ricevute di nucleo essere assegnato ha basato sulla priorità. Inoltre è presentato un dispositivo che ha una singola coda di richiesta e un singolo insieme corrispondente degli amplificatori. Il dispositivo seleziona dinamicamente fra uno schema dell'amministrazione del nascondiglio basato su un numero massimo delle entrate programmabili del writeback e uno schema dell'amministrazione del nascondiglio permettendo sia le entrate del writeback che le richieste ricevute di nucleo essere assegnato ha basato sulla priorità.
