Microcomputer operable with external and internal clock signals

   
   

A microcomputer is provided, which eliminates the need of input of a selection signal to select whether an external oscillator element is connected to generate an internal clock signal or an external clock signal is inputted to generate an internal clock signal. In this microcomputer, a delay circuit generates a delayed reset signal from an external reset signal to have a specific delay period. An external clock signal detection circuit detects an external clock signal at a second terminal, outputting a detection signal. An oscillation control signal generation circuit generates an oscillation control signal for an amplifier circuit, where the oscillation control signal is generated corresponding to a detection signal outputted from an external clock signal detection circuit. The oscillation control signal is used to activate the amplifier when the external clock signal does not exist at the second terminal and to inactivate the amplifier when the external clock signal exists at the second terminal. These operations are conducted in the specific delay period of the delayed reset signal.

Микрокомпьютер обеспечен, который исключает потребность входного сигнала сигнала выбора выбрать соединен ли внешний элемент генератора для того чтобы произвести внутренне сигнал часов или inputted внешний сигнал часов произвести внутренне сигнал часов. В этом микрокомпьютере, задерживает цепь производит задержанный сигнал возврата от внешнего сигнала возврата иметь специфически задерживает период. Внешняя цепь обнаружения сигнала часов обнаруживает внешний сигнал часов на втором стержне, выводя наружу сигнал обнаружения. Цепь поколения сигнала управлением колебания производит сигнал управлением колебания для цепи усилителя, где сигнал управлением колебания произведенный соответствовать к сигналу обнаружения outputted от внешней цепи обнаружения сигнала часов. Использован сигнал управлением колебания активировать усилитель когда внешний сигнал часов не существует на втором стержне и не деактивирует усилитель когда внешний сигнал часов существует на втором стержне. Эти деятельности дирижированы в специфически задерживают период задержанного сигнала возврата.

 
Web www.patentalert.com

< Method for addressing network components

< Embedded DRAM system having wide data bandwidth and data transfer data protocol

> Digital data recording and reproducing apparatus

> Transmission characteristic compensation scheme

~ 00128