A processor system includes an I/O bus to host bridge in which I/O address
translation elements are shared across multiple I/O bus bridges. A TCE
manager is provided for retaining in cache a TCE entry associated with a
discarded channel for association with a new channel responsive to a
subsequent read request for a memory page referenced by the TCE entry.
Un système de processeurs inclut un autobus d'I/O pour accueillir le pont en lequel des éléments de translation d'adresses d'I/O sont partagés à travers les ponts multiples en autobus d'I/O. Un directeur de TCE est donné pour maintenir dans la cachette que une entrée de TCE a associée à un canal jeté pour l'association avec un nouveau canal sensible à une demande lue suivante d'une page de mémoire a mis en référence par l'entrée de TCE.
