Junction capacitor structure and fabrication method therefor in a dual damascene process

   
   

An apparatus and fabrication process for a capacitor formed in conjunction with a dual damascene process. A bottom capacitor plate is electrically connected to an overlying first conductive via formed according to the dual damascene process. A top capacitor plate is connected to an overlying second conductive via. A dielectric material is disposed between the top and the bottom plates. The capacitor is formed by successively forming the bottom plate, the dielectric layer, and the top plate, patterning these layers as required after their formation. The first conductive via is formed over and electrically connected to the bottom plate and the second conductive via is formed over and connected to the top capacitor plate thereby providing for interconnection of the capacitor to other circuit elements by way of the dual damascene conductive runners connected to the conductive vias.

Ein Apparat und ein Herstellung Prozeß für einen Kondensator bildeten sich in Verbindung mit einem damascene Verdoppelungprozeß. Eine untere Kondensatorplatte wird elektrisch an leitendes über gebildet entsprechend dem damascene Verdoppelungprozeß zuerst überlagern angeschlossen. Eine obere Kondensatorplatte wird an ein Überlagern an zweiter Stelle leitendes über angeschlossen. Ein dielektrisches Material wird zwischen der Oberseite und den unteren Platten abgeschaffen. Der Kondensator wird gebildet, indem man mehrmals hintereinander die untere Platte, die dielektrische Schicht und die obere Platte bildet, patterning diese Schichten wir erforderlich nach ihrer Anordnung. Das erste leitende über wird rüber gebildet und elektrisch angeschlossen an die untere Platte und das zweite leitende über wird rüber gebildet und angeschlossen an die obere Kondensatorplatte, die dadurch für Verbindung des Kondensators zu anderen Schaltkreiselementen über die damascene leitenden Verdoppelungläufer bereitstellt, die an die leitenden vias angeschlossen werden.

 
Web www.patentalert.com

< Thin film transistor array substrate and photolithography process and design of the mask thereof

< Integrated circuit package design with non-orthogonal die cut out

> Semiconductor device

> Liquid crystal display device

~ 00128