High performance symmetric multiprocessing systems via super-coherent data mechanisms

   
   

A multiprocessor data processing system comprising a plurality of processing units, a plurality of caches, that is each affiliated with one of the processing units, and processing logic that, responsive to a receipt of a first system bus response to a coherency operation, causes the requesting processor to execute operations utilizing super-coherent data. The data processing system further includes logic eventually returning to coherent operations with other processing units responsive to an occurrence of a pre-determined condition. The coherency protocol of the data processing system includes a first coherency state that indicates that modification of data within a shared cache line of a second cache of a second processor has been snooped on a system bus of the data processing system. When the cache line is in the first coherency state, subsequent requests for the cache line is issued as a Z1 read on a system bus and one of two responses are received. If the response to the Z1 read indicates that the first processor should utilize local data currently available within the cache line, the first coherency state is changed to a second coherency state that indicates to the first processor that subsequent request for the cache line should utilize the data within the local cache and not be issued to the system interconnect. Coherency state transitions to the second coherency state is completed via the coherency protocol of the data processing system. Super-coherent data is provided to the processor from the cache line of the local cache whenever the second coherency state is set for the cache line and a request is received.

Un système de traitement de données de multiprocesseur comportant une pluralité des unités de traitement, une pluralité des cachettes, qui est chacune filiale avec une des unités de traitement, et de traiter la logique qui, sensible à une réception d'une première réponse d'autobus de système à une opération de concordance, causes le processeur de demande d'exécuter des opérations utilisant des données superbe-logiques. Le système de traitement de données autre inclut la logique retournant par la suite aux opérations logiques avec d'autres unités de traitement sensibles à une occurrence d'un état prédéterminé. Le protocole de concordance du système de traitement de données inclut un premier déclarer de concordance qui indique que la modification des données dans une ligne partagée de cachette d'une deuxième cachette d'un deuxième processeur a été snooped sur un autobus de système du système de traitement de données. Quand la ligne de cachette est dans le premier état de concordance, des demandes suivantes de la ligne de cachette est publiées pendant qu'un Z1 lu sur un autobus de système et celui de deux réponses est reçu. Si la réponse au Z1 lu indique que le premier processeur devrait utiliser des données locales actuellement disponibles dans la ligne de cachette, le premier état de concordance est changé en deuxième déclarer de concordance qui indique au premier processeur que la demande suivante de la ligne de cachette devrait utiliser les données dans la cachette locale et ne pas être publiée à l'interconnexion de système. Des transitions d'état de concordance au deuxième état de concordance est accomplies par l'intermédiaire du protocole de concordance du système de traitement de données. des données Superbe-logiques sont fournies au processeur de la ligne de cachette de la cachette locale toutes les fois que le deuxième état de concordance est placé pour la ligne de cachette et une demande est reçue.

 
Web www.patentalert.com

< Method, system, and program for destaging data in cache

< Arrangement and method relating to routing in a network

> Method and apparatus for latency reduction in low power two way communications equipment applications in hybrid fiber coax plants

> System wide flow aggregation process for aggregating network activity records

~ 00129