In an embodiment, an address pipeline corresponding to an instruction
pipeline in a processor, for example, a digital signal processor (DSP),
may generate and track the instruction address of each instruction at each
stage. The address pipeline may include program count (PC) generation
logic to automatically calculate the PC of the next instruction based on
the width of the current instruction for sequential program flow. The
address pipeline may also track valid bits associated with each
instruction and store the address of the oldest valid instruction for
return to the original program flow after a disruptive event.
Em uma incorporação, um encanamento do endereço que corresponde a um encanamento da instrução em um processador, para o exemplo, um processador do sinal digital (DSP), pode gerar e seguir o endereço de instrução de cada instrução em cada estágio. O encanamento do endereço pode incluir a lógica da geração da contagem do programa (PC) para calcular automaticamente o PC da instrução seguinte baseada na largura da instrução atual para o fluxo de programa seqüencial. O encanamento do endereço pode também seguir os bocados válidos associados com cada instrução e armazenar o endereço da instrução válida a mais velha para o retorno ao fluxo de programa original após um evento disruptivo.
