In a memory access device, a memory address space of a Random Access Memory
(RAM) is divided into blocks BK0 to BKn having continuous address areas.
Address buses and data buses of a Central Processing Unit (CPU) and a Real
Time Debugger (RTD) are connected to each of the blocks BK0 to BKn. The
memory access control circuit checks whether memory blocks accessed by the
CPU and the RTD are the same. The memory access control circuit permits
simultaneous access by the CPU and the RTD to the memory blocks when the
memory block accessed by the CPU and the RTD are not same.
Dans un dispositif d'accès mémoire, une espace adresse de mémoire d'une mémoire à accès sélective (RAM) est divisée en blocs BK0 à BKn ayant des secteurs continus d'adresse. Des bus d'adresses et les bus de données d'une unité centrale de traitement (unité centrale de traitement) et d'un programme de mise au point en temps réel (RTD) sont reliés à chacun des blocs BK0 à BKn. Le circuit de contrôle d'accès mémoire vérifie si les blocs de mémoire consultés par l'unité centrale de traitement et le RTD sont identiques. Le circuit de contrôle d'accès mémoire permet l'accès simultané par l'unité centrale de traitement et le RTD aux blocs de mémoire quand le bloc de mémoire consulté par l'unité centrale de traitement et les RTD ne sont pas même.
