In the present invention is disclosed a flash memory for simultaneous read
and write operations. The memory is partitioned into a plurality of
sectors each of which have a sector decoder. The sector decoder connects a
plurality of main bit lines to a plurality of sub bit lines contained
within each memory sector A 2.sup.1 decoder is used to demonstrate the
invention although other decoders including a 2.sup.M decoder and a
hierarchical type decoder can be used. The memory array can be configured
from a variety of architectures, including NOR, OR, NAND, AND, Dual-String
and DINOR. The memory cells can be formed from a variety of array
structures including ETOX, FLOTOX, EPROM, EEPROM, Split-Gate, and PMOS.
Im Geschenk wird der Erfindung ein grelles Gedächtnis für simultanes gelesen freigegeben und Betriebe schreibt. Das Gedächtnis wird in eine Mehrzahl der Sektoren verteilt, von denen jeder einen Sektordecoder haben. Der Sektordecoder schließt eine Mehrzahl der Hauptspitze Linien an eine Mehrzahl der Vorspitze Linien an, die innerhalb jedes Decoders des Gedächtnissektors A 2.sup.1 enthalten werden, wird verwendet, die Erfindung zu demonstrieren, obgleich andere Decoder einschließlich einen 2.sup.M Decoder und eine hierarchische Art Decoder benutzt werden können. Die Gedächtnisreihe kann von einer Vielzahl von Architektur und einschließen NOCH ODER, von NAND UND, von Doppel-Zeichenkette und von DINOR zusammengebaut werden. Die Speicherzellen können von einer Vielzahl der Reihe Strukturen einschließlich ETOX, FLOTOX, EPROM, EEPROM, Aufspalten-Gatter und PMOS gebildet werden.
