A system supports Double Date Rate (DDR) or Single Data Rate (SDR) data
transfers on a data bus between a processor and a memory device. A
controller-side interface block connects to a memory-side interface block
for generating the control signals and transferring stored data from the
memory device to the processor.
Ein System stützt doppelte Datum-Rate (DDR) oder einzelne Datenrate (SDR) Datenübertragungen auf einem Datenübertragungsweg zwischen einem Prozessor und einem größtintegrierten Speicherbauelement. Ein Steuerpult-Seite Schnittstelle Block schließt an einen Gedächtnis-Seite Schnittstelle Block für das Erzeugen der gespeicherten Daten der Steuersignale und des Übergangs-s vom größtintegrierten Speicherbauelement an den Prozessor an.
