Structure and methods for process integration in vertical DRAM cell fabrication

   
   

A method for processing a semiconductor memory device is disclosed, the memory device including an array area and a support area thereon. In an exemplary embodiment of the invention, the method includes removing, from the array area, an initial pad nitride material formed on the device. The initial pad nitride material in the support area, however, is still maintained. Active device areas are then formed within the array area, wherein the initial pad nitride maintained in the support area helps to protect the support area from wet etch processes implemented during the formation of active device areas within the array area.

Eine Methode für die Verarbeitung einer Halbleiterspeichervorrichtung wird, das größtintegrierte Speicherbauelement einschließlich einen Reihe Bereich und einen Unterstützungsbereich darauf freigegeben. In einer mustergültigen Verkörperung der Erfindung, schließt die Methode das Entfernen, vom Reihe Bereich, ein Ausgangsauflagenitridmaterial, das auf der Vorrichtung gebildet wird ein. Das Ausgangsauflagenitridmaterial im Unterstützungsbereich jedoch wird noch beibehalten. Aktive Vorrichtung Bereiche werden dann innerhalb des Reihe Bereichs gebildet, worin das Ausgangsauflagenitrid, das im Unterstützungsbereich beibehalten wird, hilft, den Unterstützungsbereich vor den nassen Ätzungprozessen zu schützen, die während der Anordnung der aktiven Vorrichtung Bereiche innerhalb des Reihe Bereichs eingeführt werden.

 
Web www.patentalert.com

< Fusion welding apparatus for optical fiber

< Multiple chips bonded to packaging structure with low noise and multiple selectable functions

> Method for fabricating a MOSFET and reducing line width of gate structure

> Methods and compositions for regulating cell cycle progression

~ 00132