An output buffer circuit disclosed herein includes a buffer supplied with
an input signal and outputting an output signal from an output terminal; a
driving assistant buffer including a first MISFET provided at one of a
first position and a second position, the first position being between the
output terminal and a first power supply and the second position being
between the output terminal and a second power supply; a first logic
circuit configured to perform a logic operation based on a first logical
threshold using the output signal to output a first logic signal; a second
logic circuit configured to perform the same logic operation as the first
logic circuit based on a second logical threshold using the output signal
to output a second logic signal; and a third logic circuit outputting a
control signal to control the first MISFET and including second and third
MISFETs connected in series, the first logic signal being inputted to a
gate of the second MISFET and the second logic signal being inputted to a
gate of the third MISFET.
Un circuito del almacenador intermediario de la salida divulgado adjunto incluye un almacenador intermediario provisto de una señal de entrada y de hacer salir una señal de salida de un terminal de salida; un almacenador intermediario auxiliar que conducía incluyendo un primer MISFET proporcionó a la una de una primera posición y de una segunda posición, la primera posición que estaba entre el terminal de salida y una primera fuente de alimentación y la segunda posición que estaban entre el terminal de salida y una segunda fuente de alimentación; un primer circuito de lógica configurado para realizar una operación de la lógica basada en un primer umbral lógico usando la señal de salida de hacer salir una primera señal de la lógica; un segundo circuito de lógica configurado para realizar la misma operación de la lógica que el primer circuito de lógica basado en un segundo umbral lógico usando la señal de salida de hacer salir una segunda señal de la lógica; y un tercer circuito de lógica que hacía salir una señal de control de controlar el primer MISFET y que la incluía en segundo lugar y tercer MISFETs conectó en serie, la primera señal de la lógica que era entrada con una puerta del segundo MISFET y la segunda señal de la lógica que era entrada con una puerta del tercer MISFET.
