A testing system is provided with a pseudo random number generating circuit
which generates a pseudo random number on the basis of a 125 MHz clock
output from a 5-multiply circuit inside a clock recovery circuit, and an
expected value generating/comparator circuit which collates a 125 Mbps
recovered data output from the clock recovery circuit with an expected
value data each 5 bits, and outputs the collation result as a 1-bit test
output. The clock recovery circuit and the testing system are provided on
the same LSI and are operated at a 125 MHz high frequency clock. However,
the clock recovery circuit outputs a test output as recognized as a 25 MHz
low speed data in the outside of LSI to the external elements.
Испытывая система обеспечена при псевдо случайный номер производя цепь производит псевдо случайный номер on the basis of выход часов 125 мегациклов от цепи 5-multiply внутри цепи спасения часов, и предпологаемая цепь значения generating/comparator которая collates 125 Mbps взяла выход данных от цепи спасения часов с предпологаемыми данными по значения каждые 5 битов, и выводит наружу результат сверки по мере того как выход испытания 1-bit. Цепь спасения часов и испытывая система обеспечены на таком же lsi и эксплуатирова на часах высокой частоты 125 мегациклов. Однако, цепь спасения часов выводит наружу испытание ое как после того как она узнана как данные по скорости 25 мегациклов низкие в снаружи lsi к внешним элементам.
