Support for indicating and controlling transaction priority on a PCI-X bus.
Embodiments of the invention provide indicia that can be set to
communicate to PCI-X-to-PCI-X bridges and Completer that a transaction
should be handled specially and scheduled ahead of any other transaction
not having their corresponding indicia set. A special handling instruction
allows the priority transaction to be scheduled first or early. The
indicia are implemented by setting a bit(s) in an unused portion of a
PCI-X attribute field, or multiplexed with a used portion, to schedule the
associated transaction as the priority transaction over other transactions
that do not have their corresponding bit set. The present invention can be
used for interrupt messaging, audio streams, video streams, isochronous
transactions, or for high performance, low bandwidth control structures
used for communication in a multiprocessor architecture across PCI-X.
Soutien de priorité de témoin et de contrôle de transaction sur un autobus de PCI-X. Les modes de réalisation de l'invention fournissent l'indicia qui peut être placé pour communiquer aux ponts et au Completer de PCI-X-to-PCI-X qu'une transaction devrait être manipulée particulièrement et programmée en avant de n'importe quelle autre transaction ne faisant pas placer leur indicia correspondant. Une instruction de manipulation spéciale permet à la transaction prioritaire d'être programmée d'abord ou tôt. L'indicia sont mis en application en plaçant un bit(s) dans une partie inutilisée d'un champ d'attribut de PCI-X, ou multiplexés avec une partie utilisée, pour programmer la transaction associée comme transaction prioritaire au-dessus d'autres transactions qui n'ont pas leur peu correspondant réglé. La présente invention peut être employée pour la transmission de messages d'interruption, jets audio, jets visuels, transactions isochroniques, ou pour le rendement élevé, basses structures de commande de largeur de bande utilisées pour la communication dans une architecture de multiprocesseur à travers PCI-X.
