In a semiconductor memory device including a plurality of memory chips, the
plurality of memory chips are divided into first and second groups that
are operated in parallel with each other at the time of a data read.
Timings of activating sense amplifiers belonging to the first and second
groups are made different from each other. Accordingly, the maximum value
of peak current generated when the sense amplifiers are activated at the
time of a data read is reduced by half in the semiconductor memory device
as a whole. As the peak current is suppressed, the data reading operation
can be executed stably.
Dans un dispositif de mémoire à semiconducteurs comprenant une pluralité de morceaux de mémoire, la pluralité de morceaux de mémoire sont divisées en d'abord et les deuxièmes groupes qui sont actionnés parallèlement à l'un l'autre à l'heure des données lues. Des synchronisations des amplificateurs de déclenchement de sens appartenant aux premiers et deuxièmes groupes sont rendues différentes de l'un l'autre. En conséquence, la valeur maximum du courant de pointe a produit de quand les amplificateurs de sens sont activés à l'heure des données indiqués est réduits par moitié dans le dispositif de mémoire à semiconducteurs dans l'ensemble. Pendant que le courant de pointe est supprimé, l'opération "lecture" de données peut être exécutée stablement.
