A system for fault insertion in an integrated circuit that resides in a
functional portion of the integrated circuit. The fault insertion system
is controlled through a Fault Control Register, comprising a Fault
Identification Register (FIR), and a Fault Apply Register (FAR). The FIR
is connected to a FIR decode block which, depending on the values
contained in the FIR, applies signals to one or more node fault logic
blocks. The node fault logic blocks either apply a test signal to a
circuit node, or apply the normal system signals to the node. The FAR
controls an enable signal to the FIR decode block, and determines when,
and the duration, that the test signal will be applied. An External
Control Bit of the FAR also allows manual control of the test signal.
Um sistema para a inserção da falha em um circuito integrado que resida em uma parcela funcional do circuito integrado. O sistema da inserção da falha é controlado através de um registo de controle da falha, compreendendo um registo da identificação da falha (ABETO), e uma falha aplica o registo (DISTANTE). O ABETO é conectado a um ABETO descodifica o bloco que, dependendo dos valores contidos no ABETO, aplica sinais a um ou mais lógica da falha do nó obstrui. A lógica da falha do nó obstrui aplica um sinal do teste a um nó do circuito, ou aplica os sinais normais do sistema ao nó. Os controles DISTANTES um sinal permitir ao ABETO descodificam o bloco, e determinam quando, e a duração, aquela o sinal do teste será aplicada. Um bocado externo do controle do permite DISTANTE também o controle manual do sinal do teste.
