A method and apparatus for a mutiprocessor system to simultaneously process
multiple data write command issued from one or more peripheral component
interface (PCI) devices by controlling and limiting notification of
invalidated address information issued by one memory controller managing
one group of multiprocessors in a plurality of mutiprocessor groups. The
method and apparatus permits a multiprocessor system to almost completely
process a subsequently issued write command from a PCI device or other
type of computer peripheral device before a previous write command has
been completely processed by the system. The disclosure is particularly
applicable to multiprocessor computer systems which utilize non-uniform
memory access (NUMA).
Um método e um instrumento para que um sistema do mutiprocessor processe simultaneamente dados múltiplos escrevem o comando emitido de um ou mais dispositivo componente periférico da relação (PCI) controlando e limitando a notificação da informação invalidated do endereço emitida por um controlador da memória que controla um grupo dos multiprocessors em um plurality de grupos do mutiprocessor. O método e o instrumento permitem um sistema do multiprocessor processar quase completamente emitido subseqüentemente escrevem o comando de um dispositivo do PCI ou o outro tipo de dispositivo periférico de computador antes que um precedente escreva o comando foi processado completamente pelo sistema. A divulgação é particularmente aplicável aos sistemas computatorizados do multiprocessor que utilizam o acesso de memória non-uniform (NUMA).
