A synchronous integrated circuit device including a clock receiver to
receive an external clock signal and a plurality of output drivers to
output data. A first portion of the data is output synchronously with
respect to a rising edge transition of the external clock signal. A second
portion of the data is output synchronously with respect to a falling edge
transition of the external clock signal. In addition, the integrated
circuit device includes a delay locked loop, coupled to the plurality of
output drivers and the clock receiver, to synchronize the output of the
first and second portions of the data with the external clock signal.
Un dispositivo sincrono del circuito integrato compreso una ricevente dell'orologio per ricevere un segnale esterno dell'orologio e una pluralità di driver dell'uscita produrre i dati. Una prima parte dei dati è prodotta contemporaneamente riguardo ad una transizione del bordo aumentare del segnale esterno dell'orologio. Una seconda parte dei dati è prodotta contemporaneamente riguardo ad una transizione cadente del bordo del segnale esterno dell'orologio. In più, il dispositivo del circuito integrato include fa ritardare il ciclo locked, accoppiato alla pluralità di driver dell'uscita e della ricevente dell'orologio, per sincronizzare l'uscita delle prime e seconde parti dei dati con il segnale esterno dell'orologio.
