A memory device having an array of resistive memory cells with row lines
that are maintained at ground potential during quiescent operation of the
device. During a read operation, one of the row lines is adapted to be
coupled to a non-ground potential. Such coupling configures a memory cell
of the array to be sensed in a voltage divider with a column line coupled
to a common node of the voltage divider. An amplifier adapted to amplify a
voltage detected on the column line is provided and additional circuitry
is provided to translate the amplified voltage of the amplifier as a logic
state of digital data stored in the device.
Un dispositivo de memoria que tiene un arsenal de células de memoria resistentes con las líneas de la fila que se mantienen en el potencial de tierra durante la operación quieta del dispositivo. Durante una operación leída, una de las líneas de la fila se adapta para ser juntado a un potencial de la no-tierra. Tal acoplador configura una célula de memoria del arsenal que se detectará en un divisor del voltaje con una línea de columna juntada a un nodo común del divisor del voltaje. Un amplificador adaptado para amplificar un voltaje detectado en la línea de columna se proporciona y el trazado de circuito adicional se proporciona para traducir el voltaje amplificado del amplificador como estado de la lógica de los datos digitales almacenados en el dispositivo.
