A processor-based architecture having a processor for facilitating
transmission between an ATM port, a first packet port, and a second packet
port. The processor-based architecture includes random access memory and a
processor coupled to the random access memory and configured to receive
ATM cells from the ATM port and first packets from the first packet port
and for outputting second packets containing information from both the ATM
cells and the first packets on the second packet port. The processor-based
architecture includes segmentation-and-reassembly to facilitate
bi-directional packet-to-ATM translation functionality. In one embodiment,
the processor-based architecture is implemented on a single card and
includes dynamic traffic management between ATM and packet traffic.
Une architecture processeur-basée ayant un processeur pour faciliter la transmission entre un port d'atmosphère, un premier port de paquet, et un deuxième port de paquet. L'architecture processeur-basée inclut la mémoire à accès sélective et un processeur couplé à la mémoire à accès sélective et configuré pour recevoir des cellules d'atmosphère du port d'atmosphère et des premiers paquets du premier port de paquet et pour produire les deuxièmes paquets contenant l'information des cellules d'atmosphère et les premiers paquets sur le deuxième port de paquet. L'architecture processeur-basée inclut le segmentation-et-remontage pour faciliter la fonctionnalité bi-directionnelle de la traduction paquet-à-Atmosphère. Dans une incorporation, l'architecture processeur-basée est mise en application sur une carte simple et inclut la gestion dynamique du trafic entre l'atmosphère et le trafic de paquet.
