In a phase-locked loop, multiple input clock references can each connect to
a different interface card. Each interface card can include a phase
comparator portion of a phase-locked loop. The phase comparators can
produce a phase error signal for a phase-locked loop. One or more of the
phase error signals can be transmitted across a bus, such as a time
division multiplexed bus, to a system card. The system card can include a
controlled oscillator portion of the phase-locked loop. The output of the
system card can then sent back to one or more of the interface cards to
complete the phase-locked loop.
In een phase-locked lijn, kunnen de veelvoudige verwijzingen elk van de inputklok met een verschillende interfacekaart verbinden. Elke interfacekaart kan een gedeelte van de fasecomparateur van een phase-locked lijn omvatten. De fasecomparateurs kunnen een fasefoutsignaal voor een phase-locked lijn veroorzaken. Één of meer van de fasefoutsignalen kunnen over een bus, zoals een tijdsverdelings gemultiplexte bus, aan een systeemkaart worden overgebracht. De systeemkaart kan een gecontroleerd oscillatorgedeelte van de phase-locked lijn omvatten. De output van de systeemkaart kan dan verzonden terug naar één of meer van de interfacekaarten om de phase-locked lijn te voltooien.
