This invention relates to a method of dual damascene integration for
manufacture of integrating circuits using three top hard mask layers
having alternating etch selectivity characteristics.
Cette invention concerne une méthode d'intégration damascène duelle pour la fabrication d'intégrer des circuits en utilisant trois couches dures supérieures de masque ayant des caractéristiques alternatives de sélectivité gravure à l'eau forte.
