Methods for calculating delays for cells in ASICs are disclosed. In the
present invention, delays are computed by considering not only the process
(P), voltage (V), temperature (T) but also input ramptime (R) and output
load or fanout (F) of the cells by fitting the delay at four corner points
for derated PVT condition into a non-linear equation which is a function
of P, V, T, R and F. Thus, the delay is a five dimensional
characterization, and the characterization is split into (P,V,T)
characterization and (R,T) characterization to reduce the characterization
time and resources. The present invention provides for accurate
calculation of delays for cells in ASICs.
Οι μέθοδοι για τις καθυστερήσεις για τα κύτταρα σε ASICs αποκαλύπτονται. Στην παρούσα εφεύρεση, οι καθυστερήσεις υπολογίζονται με την εξέταση όχι μόνο της διαδικασίας (P), τάση (V), η θερμοκρασία (T) αλλά και η εισαγωγή ramptime (R) και παραγωγής φορτίο ή fanout (F) των κυττάρων με την εγκατάσταση της καθυστέρησης σε τέσσερα σημεία γωνιών για ο όρος PVT σε μια μη γραμμική εξίσωση που είναι μια λειτουργία του π, του Β, του τ, του ρ και του Φ. Κατά συνέπεια, η καθυστέρηση είναι ένας διαστατικός χαρακτηρισμός πέντε, και ο χαρακτηρισμός είναι χωρισμένος (π, Β, τ) στο χαρακτηρισμό και (R,T) το χαρακτηρισμό για να μειώσει το χρόνο και τους πόρους χαρακτηρισμού. Η παρούσα εφεύρεση προβλέπει τον ακριβή υπολογισμό των καθυστερήσεων για τα κύτταρα σε ASICs.
