A field programmable logic array with vertical transistors having single or
split control lines is used to provide logical combinations responsive to
an input signal. The transistor is a field-effect transistor (FET) having
an electrically isolated (floating) gate that controls electrical
conduction between source regions and drain regions. If a particular
floating gate is charged with stored electrons, then the transistor will
not turn on and will act as the absence of a transistor at this location
in a logic array within the field programmable logic array. The field
programmable logic array is programmed in the field to select a particular
logic combination responsive to a received input signal. A logic array
includes densely packed logic cells, each logic cell having a
semiconductor pillar providing shared source and drain regions for two
vertical floating gate transistors that have individual floating gates and
control lines distributed on opposing sides of the pillar. Both bulk
semiconductor and silicon-on-insulator embodiments are provided. If a
floating gate transistor is used to represent a logic function, an area of
only 2F.sup.2 is needed per bit of logic, where F is the minimum
lithographic feature size.
Un arsenal de lógica programable de campo con los transistores verticales que tienen líneas solas o partidas del control se utiliza para proporcionar las combinaciones lógicas responsivas a una señal de entrada. El transistor es un transistor del efecto de campo (FET) que tiene una puerta (flotante) eléctricamente aislada que controle la conducción eléctrica entre las regiones de la fuente y las regiones del dren. Si una puerta flotante particular se carga con los electrones almacenados, después el transistor no se girará y actuará como la ausencia de un transistor en esta localización en un arsenal de la lógica dentro del arsenal de lógica programable de campo. El arsenal de lógica programable de campo se programa en el campo para seleccionar una combinación particular de la lógica responsiva a una señal de entrada recibida. Un arsenal de la lógica incluye las células denso embaladas de la lógica, cada célula de la lógica que tiene un pilar del semiconductor el proporcionar de las regiones compartidas de la fuente y del dren para dos transistores flotantes verticales de la puerta que tengan puertas flotantes individuales y controlen las líneas distribuidas en los lados de oposición del pilar. Abulta el semiconductor y se proporcionan las encarnaciones del silicio-en-aislador. Si un transistor flotante de la puerta se utiliza para representar una función de la lógica, un área solamente de 2F.sup.2 es necesaria por el pedacito de la lógica, donde está el tamaño F litográfico mínimo de la característica.
