A high-density folded bitline memory array architecture is disclosed. High
memory cell packing density is achieved by dividing polysilicon wordlines
into short individual segments in the folded bitline scheme. Each wordline
segment forms the gate of one or two DRAM memory cell transistors, and
each segment is connected to a metal wordline, or conductor having low
resistivity. By eliminating spaces between the memory cells due to passing
wordlines, a cell arrangement and density similar to open bitline schemes
is achieved. Further packing is obtained by arranging two columns of
memory cells parallel to each bitline, each column offset with the other
by a predetermined pitch. Therefore, by increasing the number of memory
cells connected to each complementary bitline pair, each bitline pair can
be cut in half and connected to its own bitline sense amplifier to reduce
the bitline capacitance. Hence the memory cell architecture of the present
invention occupies less area, and operates with faster speed than memory
cell architectures of the prior art.
High-density сложенное зодчество блока памяти bitline показано. Высокая плотность упаковки ячейкы памяти достигана путем разделять wordlines polysilicon в скоро индивидуальные этапы в сложенной схеме bitline. Каждый этап wordline формирует строб один или два миллиона транзистора ячейкы памяти DRAM, и каждый этап соединен к wordline металла, или проводнику имея низкую резистивность. Путем исключать пространства между ячейкы памяти должные к проходить wordlines, достиганы расположение и плотность клетки подобные для того чтобы раскрыть схемы bitline. Более дальнеишая упаковка получена путем аранжировать 2 колонки ячейкы памяти параллельные к каждому bitline, каждому смещению колонки с другим предопределенным тангажом. Поэтому, путем увеличивать число ячейкы памяти подключенные к каждой комплементарной паре bitline, каждая пара bitline может быть отрезана внутри наполовину и соединена к своему собственному усилителю чувства bitline для уменьшения емкости bitline. Следовательно зодчество ячейкы памяти присытствыющего вымысла занимает меньше область, и работает с более быстрой скоростью чем зодчеств ячейкы памяти прежнего искусствоа.
