A method and system for designing static timing analysis for application
specific-type integrated circuits (ASIC). The method includes use of
transistor level timing (TLT) methods that are used only when open channel
circuit inputs are detected during the generation of the timing graph.
Um método e um sistema para projetar a análise de estática do sincronismo para o específico-tipo circuitos integrados da aplicação (ASIC). O método inclui o uso dos métodos do sincronismo do nível do transistor (TLT) que são usados somente quando as entradas abertas do circuito da canaleta são detectadas durante a geração do gráfico do sincronismo.
