Full-speed BIST controller for testing embedded synchronous memories

   
   

A test circuit is disclosed for testing embedded synchronous memories. A BIST controller is used to address the memory and provide reference data that is compared to the memory output. Pipeline registers are used to allow the BIST controller to perform reads and/or writes during every clock cycle. In one aspect, the BIST controller includes a reference data circuit that stores or generates data for comparison to the memory output. A pipeline register is positioned before the reference data circuit or between the reference data circuit and compare circuitry. Additional pipeline registers may be positioned between a compare capture circuit and the compare circuitry. The pipeline registers free the BIST controller from having to wait for a read to complete before starting the next read or write. To reduce the number of pipeline registers needed, a negative-edge BIST controller can be used with a positive-edge memory or vice versa.

Ένα κύκλωμα δοκιμής αποκαλύπτεται για τη δοκιμή των ενσωματωμένων σύγχρονων μνημών. Ένας ελεγκτής BIST χρησιμοποιείται για να εξετάσει τη μνήμη και να παρέχει το στοιχείο αναφοράς που συγκρίνεται με την παραγωγή μνήμης. Οι κατάλογοι σωληνώσεων χρησιμοποιούνται για να επιτρέψουν ότι ο ελεγκτής BIST για να εκτελέσει διαβάζει ή/και γράφει κατά τη διάρκεια κάθε κύκλου ρολογιών. Σε μια πτυχή, ο ελεγκτής BIST περιλαμβάνει ένα κύκλωμα στοιχείων αναφοράς που αποθηκεύει ή παράγει τα στοιχεία για τη σύγκριση στην παραγωγή μνήμης. Ένας κατάλογος σωληνώσεων τοποθετείται πριν από το κύκλωμα στοιχείων αναφοράς ή μεταξύ του κυκλώματος στοιχείων αναφοράς και συγκρίνει τα στοιχεία κυκλώματος. Οι πρόσθετοι κατάλογοι σωληνώσεων μπορούν να τοποθετηθούν μεταξύ συγκρίνουν το κύκλωμα σύλληψης και συγκρίνετε τα στοιχεία κυκλώματος. Η σωλήνωση εγγράφεται ελεύθερος τον ελεγκτή BIST από να πρέπει να περιμένει διαβασμένη σε πλήρη πρίν αρχίζει επόμενη διαβασμένη ή να γράψει. Για να μειώσει τον αριθμό καταλόγων σωληνώσεων που απαιτούνται, ένας ελεγκτής αρνητικός-ακρών BIST μπορεί να χρησιμοποιηθεί με μια μνήμη θετικός-ακρών ή αντίστροφα.

 
Web www.patentalert.com

< System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory

< Hierarchy of fault isolation timers

> Diagnostic architecture using FPGA core in system on a chip design

> Duty analysis system for a semiconductor integrated circuit and duty analysis method of the same

~ 00149