The present invention provides a video processor which has a simple circuit
configuration and can scale up and down image resolution freely. A video
signal processor includes a plurality of line memories, each storing one
horizontal scanning line of video data series, a controller for
controlling writing and reading operations of input video data series in
the line memories for every horizontal scanning line, and an arithmetical
unit for generating a new horizontal scanning line of video data series
based on video data series from two line memories. The controller selects
the vertical scaling power of the resolution, and generates a horizontal
scanning synchronizing signal having a period depending on the selected
scaling power. The arithmetical unit is triggered by the horizontal
scanning synchronizing signal and generates a new video data series.
La présente invention fournit un processeur visuel qui a une configuration de circuit simple et peut mesurer à travers la résolution d'image librement. Un processeur de signal visuel inclut une pluralité de ligne mémoires, de chaque une ligne de balayage horizontale de stockage de série de signaux vidéo, d'un contrôleur pour l'écriture et les opérations "lecture" de contrôle des séries de signaux vidéo d'entrée dans la ligne mémoires pour chaque ligne de balayage horizontale, et d'une unité arithmétique pour produire d'une nouvelle ligne de balayage horizontale de la série de signaux vidéo basée sur la série de signaux vidéo deux de la ligne mémoires. Le contrôleur choisit la puissance verticale de graduation de la résolution, et produit d'un signal de synchronisation horizontal de balayage ayant une période selon la puissance de mesurage choisie. L'unité arithmétique est déclenchée par le signal de synchronisation horizontal de balayage et produit d'une nouvelle série de signaux vidéo.
