An interconnect structure for a semiconductor device includes an organic,
low dielectric constant (low-k) dielectric layer formed over a lower
metallization level. A via formed is within the low-k dielectric layer,
the via connecting a lower metallization line formed in the lower
metallization level with an upper metallization line formed in an upper
metallization level. The via is surrounded by a structural collar selected
from a material having a coefficient of thermal expansion (CTE) so as to
protect the via from shearing forces following a thermal expansion of the
low-k dielectric layer.
Uma estrutura do interconnect para um dispositivo de semicondutor inclui uma camada dieléctrica (baixa-k) dieléctrica orgânica, baixa da constante dada forma sobre um nível mais baixo do metallization. A através do dado forma está dentro da camada dieléctrica baixa-k, através de conectar uma linha mais baixa do metallization dada forma no nível mais baixo do metallization com uma linha superior do metallization dada forma em um nível superior do metallization. Através de é cercado por um colar estrutural selecionado de um material que tem um coeficiente da expansão térmica (CTE) para proteger através das forças cortando que seguem uma expansão térmica da camada dieléctrica baixa-k.
