A cryptographic accelerator for handling instruction-intensive bit
permutations. The cryptographic accelerator comprises a selector and a
plurality of buses coupled to the selector. Herein, at least one of the
plurality of buses includes signal lines routed to perform a bit
permutation operation incoming data. The bit permutation operation is one
of a plurality of operations associated with a symmetric key function.
Een cryptografische versneller voor de behandeling van instructie-intensieve beetjepermutaties. De cryptografische versneller bestaat uit een selecteur en uit een meerderheid van bussen die aan de selecteur worden gekoppeld. Hierin, omvat minstens één van de meerderheid van bussen signaallijnen die worden geleid om een de verrichtings inkomend gegeven van de beetjepermutatie uit te voeren. De verrichting van de beetjepermutatie is één van een meerderheid van verrichtingen verbonden aan een symmetrische zeer belangrijke functie.
