A timing control device and method for minimizing timing uncertainties due
to skew and jitter, wherein a device for the compensation of timing errors
in multiple channel electronic devices comprises at least one register
having a plurality of channels comprising: a clock for providing a clock
signal; a reference signal generator for generating reference signals for
deskewing the registers. For each register, a corresponding feedback loop
is associated for the relative alignment of the register's timing. The
feedback loop comprises a device for detecting a deviation from a
predetermined level of probability of reading by the register of a desired
symbol on a boundary of two reference channel symbols in a sequence, and a
set of delay devices which use the detected values of probability to
generate a feedback signal.
Un dispositif et une méthode de commande de synchronisation pour réduire au minimum des incertitudes de synchronisation dues au biais et à la frousse, où un dispositif pour la compensation des erreurs de synchronisation dans des dispositifs électroniques de canal multiple comporte au moins un registre ayant une pluralité de comportement de canaux : une horloge pour fournir un signal d'horloge ; un générateur de signal de référence pour produire des signaux de référence pour deskewing les registres. Pour chaque registre, une boucle de rétroaction correspondante est associée pour l'alignement relatif de la synchronisation du registre. La boucle de rétroaction comporte un dispositif pour détecter une déviation d'un niveau prédéterminé de la probabilité de la lecture par le registre d'un symbole désiré sur une frontière de deux symboles de canal de référence dans un ordre, et un ensemble de retardent les dispositifs qui emploient les valeurs détectées de la probabilité pour produire d'un signal de retour.
