Timing path detailer

   
   

A method (and a computer accessible medium comprising one or more instructions which, when executed, implement the method) is contemplated. At least a first timing path is identified in a first timing report corresponding to a first partition of a circuit. For at least one timing constraint applied to the first timing path, a second timing path in a second partition of the circuit that causes the timing constraint is determined. A second timing report comprising the first timing path from the first timing report and the second timing path from the second partition is generated.

Eine Methode (und ein zugängliches Mittel des Computers, das eine oder mehr Anweisungen enthält, die, wenn sie durchgeführt werden, die Methode einführen), wird erwogen. Mindestens wird eine erste Zeitstrecke in einem ersten TIMING-Report gekennzeichnet, der einem ersten Fach eines Stromkreises entspricht. Für mindestens eine festsetzenbegrenzung, die auf die erste Zeitstrecke zugetroffen wird, wird eine zweite Zeitstrecke in einem zweiten Fach des Stromkreises, der die TIMING-Begrenzung verursacht, festgestellt. Ein Sekunde TIMING-Report, der die erste Zeitstrecke vom ersten TIMING-Report und die zweite Zeitstrecke vom zweiten Fach enthält, wird erzeugt.

 
Web www.patentalert.com

< Logic optimization device for automatically designing integrated circuits

< Editing platforms for remote user interface translation

> Logic gate identification based on hardware description language circuit specification

> Message parser and formatter

~ 00151