This invention provides a semiconductor integrated circuit in which test
facilitation technology (design for testability) of system on a chip (SOC)
constructed of functional blocks or intellectual properties (IPs) is
improved. This semiconductor integrated circuit takes out a test result of
the functional block out of the SOC through a test result storage circuit
which signature-compresses the test result.
Esta invenção fornece um circuito integrado do semicondutor em que a tecnologia do facilitation do teste (projeto para o testability) do sistema em uma microplaqueta (SOC) construída dos blocos funcionais ou das propriedades intelectuais (IPs) é melhorada. Este circuito integrado do semicondutor remove um resultado de teste do bloco funcional fora do SOC através de um circuito do armazenamento do resultado de teste que assinatura-comprima o resultado de teste.
