A method of generating synthesis scripts to synthesize integrated circuit
(IC) designs described in a generic netlist into a gate-level description
includes the steps of identifying hardware elements in a generic netlist,
determining key pins for each of the identified hardware elements,
extracting design structure and hierarchy from the generic netlist,
generating script to cause a logic synthesis tool to apply bottom-up
synthesis to modules and sub-modules of the IC design, generating script
to cause a logic synthesis tool to apply top-down characterization to
modules and sub-modules of the IC design, and generating script to cause a
logic synthesis tool to repeat these bottom-up and top-down applications
until constraints are satisfied.
Une méthode de produire des manuscrits de synthèse synthétisent des conceptions de circuit intégré (IC) décrites dans un netlist générique dans une description de porte-niveau inclut les étapes d'identifier des éléments de matériel dans un netlist générique, déterminant les goupilles principales pour chacun des éléments identifiés de matériel, extrayant la structure de conception et la hiérarchie à partir du netlist générique, produisant du manuscrit pour faire appliquer un outil de synthèse de logique la synthèse ascendante aux modules et des sous-modules de la conception d'IC, produisant du manuscrit pour faire appliquer un outil de synthèse de logique la caractérisation de haut en bas aux modules et aux sous-modules de la conception d'IC, et produisant du manuscrit pour faire répéter un outil de synthèse de logique ces applications ascendantes et de haut en bas jusqu'à ce que des contraintes soient satisfaites.
