A ferroelectric memory device features a main cell array, a row redundancy
cell array, a first column redundancy cell array, a second column
redundancy cell array, main bitline pull-up controllers, and column
selection controllers. The main cell array includes main bitlines and sub
bitlines. The row redundancy cell array is configured to share the main
bitlines with the main cell array. The first column redundancy cell array
is configured to share wordlines and platelines with the main cell array.
The second column redundancy cell array is configured to share redundancy
wordlines and redundancy platelines with the row redundancy cell array,
and to share redundancy main bitlines with the first column redundancy.
The main bitline pull-up controllers pull up main bitlines and redundancy
main bitlines in response to first control signals, respectively. The
column selection controllers connect data bus lines to the main bitlines
and the redundancy main bitlines in response to column selection signals,
respectively.
Um dispositivo de memória ferroelectric caracteriza uma disposição de pilha principal, uma disposição de pilha da redundância da fileira, uma primeira disposição de pilha da redundância da coluna, uma segunda disposição de pilha da redundância da coluna, o bitline principal puxa-acima controladores, e controladores da seleção da coluna. A disposição de pilha principal inclui bitlines principais e bitlines secundários. A disposição de pilha da redundância da fileira é configurarada para compartilhar dos bitlines principais com a disposição de pilha principal. A primeira disposição de pilha da redundância da coluna é configurarada para compartilhar de wordlines e de platelines com a disposição de pilha principal. A segunda disposição de pilha da redundância da coluna é configurarada para compartilhar de wordlines da redundância e de platelines da redundância com a disposição de pilha da redundância da fileira, e para compartilhar de bitlines principais da redundância com a primeira redundância da coluna. O bitline principal puxa-acima controladores puxa para cima bitlines principais e bitlines principais da redundância em resposta aos primeiros sinais de controle, respectivamente. Os controladores da seleção da coluna conectam linhas de barra-ônibus dos dados aos bitlines principais e aos bitlines principais da redundância em resposta aos sinais da seleção da coluna, respectivamente.
