An ESD protection circuit has a VDD bus, a VSS bus, an IC pad, a PMOS
transistor coupled to the IC pad and the VDD bus, and an NMOS transistor
coupled to the IC pad and the VSS bus. The pitch of the PMOS can smaller
than the pitch of the NMOS, and the drain-contact-to-gate-spacing (DCGS)
for the PMOS can be smaller than the DCGS for the NMOS.
Ein ESD Schutzstromkreis hat einen VDD Bus, einen Seitenflossenstation Bus, eine IS-Auflage, einen PMOS Transistor, der zur IS-Auflage und zum VDD Bus verbunden werden, und einen NMOS Transistor, der zur IS-Auflage und zum Seitenflossenstation Bus verbunden wird. Der Taktabstand der PMOS Dose, die des NMOS kleiner als der Taktabstand ist, und der Ablassen-in Verbindung treten-zu-Gatterabstand (DCGS) für den PMOS können als das DCGS für den NMOS kleiner sein.
