This invention relates to a processing procedure for an electronic system
subject to transient error constraints, in which two virtual sequences
installed on a single physical sequence are multiplexed in time in one
given real time cycle (the data resulting from each execution of a virtual
sequence being stored so that they can be voted before use), and in which
if an error is detected, the real time cycle in progress is inhibited and
a healthy context is reloaded to make a restart that consists of a nominal
execution of the next cycle starting from the reloaded context.
This invention also relates to a memory access monitoring device.
Esta invención se relaciona con un procedimiento de proceso para un sistema electrónico conforme a los apremios de error transitorio, en los cuales dos secuencias virtuales instaladas en una sola secuencia física se multiplexan en tiempo en uno dado el ciclo en tiempo real (los datos resultando de cada ejecución de una secuencia virtual que es almacenada para poderlas votar antes de uso), y en se inhiben cuáles si se detecta un error, el ciclo en tiempo real en marcha y un contexto sano se recarga para hacer un recomenzar que consista en una ejecución nominal del ciclo siguiente que empieza en el contexto recargado. Esta invención también se relaciona con un acceso de memoria que supervisa el dispositivo.
