A method of providing reset logic in high availability computer systems is
disclosed. The illustrative embodiment of the present invention uses
probability theory in combination with redundant processors and components
to ensure system availability. Detected errors are verified, and
malfunctioning processors or components are then changed to a reset state
that functionally removes them from the system. Detected errors which can
not be verified result in the processor or component that incorrectly
detected the error being placed in a reset state. The use of redundant
components and processors enable standby processors to be activated to
take the place of reset processors quickly enough to maintain system
availability.
Une méthode de fournir la logique de remise dans les systèmes informatiques de disponibilité élevée est révélée. Le mode de réalisation d'illustration de la présente invention emploie la théorie des probabilités en combination avec les processeurs et les composants superflus pour assurer la disponibilité de système. Des erreurs détectées sont vérifiées, et des processeurs ou les composants de défaut de fonctionnement sont alors changés en déclarer de remise qui les enlève fonctionellement du système. Erreurs détectées qui ne peuvent pas être résultat vérifié dans le processeur ou le composant qui ont inexactement détecté l'erreur étant placée dans un état de remise. L'utilisation des composants superflus et des processeurs permettent aux processeurs de secours d'être activés pour remplacer des processeurs de remise assez rapidement pour maintenir la disponibilité de système.
