A central processing unit having: (A) a microprocessor; (B) a main memory;
(C) a microprocessor interface. The interface includes: a semiconductor
integrated circuit having formed therein: (i) a data rebuffering section
disposed in the chip and adapted to couple data from a one of a plurality
of data ports to a data port of the microprocessor selectively in
accordance with a control signal; and (ii) a main memory interface adapted
for coupling to a main memory for the microprocessor, such main memory
interface being adapted for coupling to the microprocessor and being
coupled to the data rebuffering section for providing control signals to
the main memory section for enabling data transfer between the main memory
and the microprocessor through the data rebuffering section. A controller
is coupled to the data rebuffering section for producing the control
signal. The main memory is a selected one of a plurality of memory types
each type having a different data transfer protocol and the main memory
interface is configured in accordance with the selected one of the
plurality of memory types to provide a proper memory protocol to data
being transferred between the microprocessor and the main memory through
the main memory interface. One main memory type is an SDRAM or a RDRAM.
Uma unidade central do processador que tem: (A) um microprocessador; (B) uma memória principal; (C) uma relação do microprocessador. A relação inclui: um circuito do semicondutor integrado que dá forma nisso: (i) uma seção rebuffering dos dados disposta na microplaqueta e adaptada aos dados dos pares de esse de um plurality de portos dos dados a um porto dos dados do microprocessador seletivamente de acordo com um sinal de controle; e (ii) uma relação de memória principal adaptou-se acoplando a uma memória principal para o microprocessador, tal relação de memória principal que está sendo adaptada acoplando ao microprocessador e que está sendo acoplada à seção rebuffering dos dados para fornecer sinais de controle à seção da memória principal para permitir transferência de dados entre a memória principal e o microprocessador através da seção rebuffering dos dados. Um controlador é acoplado à seção rebuffering dos dados para produzir o sinal de controle. A memória principal é selecionada de um plurality de tipos da memória cada tipo que tem um protocolo diferente de transferência de dados e a relação de memória principal é configurarada de acordo com selecionada do plurality de tipos da memória para fornecer um protocolo apropriado da memória aos dados que estão sendo transferidos entre o microprocessador e a memória principal através da relação de memória principal. Um tipo da memória principal é um SDRAM ou um RDRAM.
