A method for manufacturing a power bus on a chip, where the power bus has
slits generated therein. The present invention relates to a method to
manufacture a power bus in which the reference to a layout data base shows
the coordinate location of the power buses in the chip. A height and width
for the power bus is calculated based on its coordinates. Based on the
height and width of the power buses and the predetermined size and spacing
between power slits, a number of power slits to be generated is
determined. These power slits are then generated by adding the power slits
to the power bus in the coordinates of the layout database. The method of
the present invention also generates power slits for use in manufacturing
power buses on a chip for cases in which the power buses overlap.
Een methode om een machtsbus op een spaander te vervaardigen, waar de machtsbus daarin geproduceerde spleten heeft. De onderhavige uitvinding heeft op een methode betrekking om een machtsbus te vervaardigen waarin de verwijzing naar een lay-outgegevensbestand de gecoördineerde plaats van de machtsbussen in de spaander toont. Een hoogte en een breedte voor de machtsbus worden berekend gebaseerd op zijn coördinaten. Gebaseerd op de hoogte en de breedte van de machtsbussen en de vooraf bepaalde grootte en het uit elkaar plaatsen tussen machtsspleten, wordt een aantal te produceren machtsspleten bepaald. Deze machtsspleten worden dan geproduceerd door de machtsspleten aan de machtsbus in de coördinaten van het lay-outgegevensbestand toe te voegen. De methode van de onderhavige uitvinding produceert ook machtsspleten voor gebruik in de productie van machtsbussen op een spaander voor gevallen waarin de machtsbussen overlappen.
