Method and apparatus for token triggered multithreading

   
   

Techniques for token triggered multithreading in a multithreaded processor are disclosed. An instruction issuance sequence for a plurality of threads of the multithreaded processor is controlled by associating with each of the threads at least one register which stores a value identifying a next thread to be permitted to issue one or more instructions, and utilizing the stored value to control the instruction issuance sequence. For example, each of a plurality of hardware thread units of the multithreaded processor may include a corresponding local register updatable by that hardware thread unit, with the local register for a given one of the hardware thread units storing a value identifying the next thread to be permitted to issue one or more instructions after the given hardware thread unit has issued one or more instructions. A global register arrangement may also or alternatively be used. The processor may be configured so as to permit the instruction issuance sequence to correspond to an arbitrary alternating even-odd sequence of threads, without introducing blocking conditions leading to thread stalls.

Показаны методы для multithreading вызванный token в а multithreaded обработчик. Последовательность issuance инструкции для множественности резьб multithreaded обработчик проконтролирована путем связывать с каждой из резьб по крайней мере один регистр хранит значение определяя следующую резьбу, котор нужно позволить выдать one or more инструкции, и использовать, котор хранят значение для того чтобы контролировать последовательность issuance инструкции. Например, каждая из множественности блоков резьбы оборудования multithreaded обработчик может включить соответствуя местный регистр updatable тем блоком резьбы оборудования, с местным регистром для, котор дали одного из блоков резьбы оборудования значение определяя следующую резьбу, котор нужно позволить выдать one or more инструкции после того как, котор дали блок резьбы оборудования выдаст one or more инструкции. Гловальное расположение регистра смогите также или друг быть использовано. Обработчик может быть установлен для того чтобы позволить последовательность issuance инструкции соответствовать к произвольной чередуя ровн-sverxscetno1 последовательности резьб, без вводить преграждая условия водя для того чтобы продеть нитку стойла.

 
Web www.patentalert.com

< Method and system for modifying mail rules

< Preemptive memory-block splitting

> Reading a selected register in a series of computational units forming a processing pipeline upon expiration of a time delay

> Thread suspension system and method

~ 00155