A non-volatile memory cell is fabricated using a conventional logic
process, with minor modifications. The cell is fabricated by forming a
shallow trench isolation (STI) region in a well region of a semiconductor
substrate. A recessed region is formed in the STI region, wherein the
recessed region extends into the STI region and exposes a sidewall region
in the well region. A capacitor region is formed in the sidewall region. A
dielectric layer is formed over the well region, including the sidewall
region. A gate electrode is then formed over the dielectric layer, wherein
a portion of the gate electrode extends into the recessed region. An
access transistor of the cell is then formed in a self-aligned manner with
respect to the gate electrode. A capacitor structure is formed by the gate
electrode (in the recessed region), the dielectric layer on the sidewall
region, and the capacitor region.
Une cellule de mémoire non-volatile est fabriquée en utilisant un processus conventionnel de logique, avec des modifications mineures. La cellule est fabriquée en formant une région peu profonde de l'isolement de fossé (STI) dans une région bonne d'un substrat de semi-conducteur. Une région enfoncée est formée dans la région de STI, où la région enfoncée avance à la région de STI et expose une région de paroi latérale dans la région bonne. Une région de condensateur est formée dans la région de paroi latérale. Une couche diélectrique est formée au-dessus de la région bonne, y compris la région de paroi latérale. Une électrode de porte est alors formée au-dessus de la couche diélectrique, où une partie de l'électrode de porte avance à la région enfoncée. Un transistor d'accès de la cellule est alors formé d'une façon de art de l'auto-portrait-aligned en ce qui concerne l'électrode de porte. Une structure de condensateur est constituée par l'électrode de porte (dans la région enfoncée), la couche diélectrique sur la région de paroi latérale, et la région de condensateur.
