Method and apparatus for collecting and displaying bit-fail-map information

   
   

Disclosed is a method of testing memory, comprising providing one or more semiconductor wafers having one or more semiconductor chips thereon, each said chip comprising one or more memory cells, providing a programmable testing apparatus comprising at least one test pattern generators and a test bed adapted to receive said one or more wafers in communicative contact so as to address individual memory cells, chips, and wafers and transmit information thereto and receive information therefrom, receiving one or more test commands, constructing a test sequence of one or more commanded tests from said test commands, constructing at least one header comprising location information for each said wafer, chip and memory cell, testing said memory cells with a test pattern generated by said test pattern generator, collecting the results of said testing and passing them to a display device, passing said location information to said display device, constructing and displaying a graphical representation of said test results using said location information.

É divulgado um método de testar a memória, compreendendo fornecendo um ou mais wafers de semicondutor que tem um ou mais semicondutor lasca-se thereon, cada microplaqueta dita que compreende um ou mais pilha de memória, fornecendo um instrumento testando programável que compreendem ao menos geradores de um teste padrão de teste e uma cama de teste adaptada para receber um dito ou mais wafers no contato communicative para se dirigir a pilhas de memória, a microplaquetas, e a wafers individuais e transmitir a isso a informação e receber therefrom a informação, recebendo um ou mais comando do teste, construindo uma seqüência de teste de um ou de mais os testes comandados dos comandos ditos do teste, construindo ao menos um encabeçamento que compreendem a informação da posição para cada wafer dito, microplaqueta e pilha de memória, pilhas de memória ditas testando com um teste padrão de teste gerado por gerador de teste padrão de teste dito, coletando os resultados de testá-los dito e de passar a um dispositivo de exposição, de passar informação dita da posição a dispositivo de exposição dito, de construir e de indicar uma respresentação gráfica de resultados de teste ditos usando informação dita da posição.

 
Web www.patentalert.com

< Flexible interrupt controller that includes an interrupt force register

< Conflict-free memory system and method of address calculation and data routing by using the same

> Relevance assessment for location information received from multiple sources

> Systems and methods for locating a tooth's apical foramen

~ 00155